5ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

【Verilog】記述言語で論理設計 Project4【VHDL】

452 :774ワット発電中さん:2006/11/13(月) 16:59:09 ID:o1xyoW4h
初心者でVerilogのEndeavorをやってるのですがわからなくてこまってます。
どなたか教えていただけませんか。

電子錠の、立ち上がりFFの部分です。
http://www.omoch.net/cgi/log/up/702.txt
「テンキーのいずれかの部分が1ならば、CLKのたちあがりで1になる記述です」
と間違った部分にコメントが出ます。

こちらもです。こちらはテストベンチです。
http://up.spawn.jp/file/up50839.txt
「テンキーの指定したビットを1にします。」
と間違った部分にコメントが出ます。

■■■の部分が分からないんのですがよろしくお願いします。


216 KB
■ このスレッドは過去ログ倉庫に格納されています

★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.04.00 2017/10/04 Walang Kapalit ★
FOX ★ DSO(Dynamic Shared Object)