5ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

【FPGA/CPLDスレ】 XILINX/ALTERA/Lattice/Actel 03

744 :774ワット発電中さん:2005/10/10(月) 21:34:06 ID:QcDy6N+O
>>743
process(ARESET,CLK) begin
 if(ARESET = '1') then
  sig1 <= '0';
 elsif(CLK'EVENT and CLK='1') then
  sig1 <= …
っていう書き方のこと?

262 KB
★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.04.00 2017/10/04 Walang Kapalit ★
FOX ★ DSO(Dynamic Shared Object)