5ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

【FPGA/CPLDスレ】 XILINX/ALTERA/Lattice/Actel 03

421 :774ワット発電中さん:2005/08/28(日) 22:05:21 ID:lN/XqSf1
すいません、ザイリンクスのISE(WEB版)について教えて下さい。
(使い初めて3日目です)
これまで、回路を書いてはインプリメントを繰り返し、
これまで問題なく使えていたのですが、
今日、トップ回路図のI/Oピンの名前を変えたところ、
インプリメントでエラーがでるようになってしまいました。
エラーメッセージには、書き換える前の古い信号名が不適当(?)
であるかのようなメッセージがでるのですが、
トップ回路図のI/Oピンの名前を変えているので
古い信号名は使っていないはずなのですが、
どこかに痕跡が残っていて、これが未使用でエラーになった
という感じです。

トップ回路図でI/Oピンの名前を変えた場合、
名前を変える他に、何か手続きをしなければいけないのでしょうか?


262 KB
★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.04.00 2017/10/04 Walang Kapalit ★
FOX ★ DSO(Dynamic Shared Object)